

**CERTIFIED COPY OF
PRIORITY DOCUMENT**

S99P0665050C

日本国特許庁
PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されており、事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed 1-9.
in this Office.

出願年月日
Date of Application:

1998年 6月26日

願番号
plication Number:

平成10年特許願第180926号


顯人
licant(s):

ソニー株式会社

1999年 3月26日

特許廳長官
Commissioner,
Patent Office

建山佐佑伴



【書類名】 特許願
【整理番号】 9800335402
【提出日】 平成10年 6月26日
【あて先】 特許庁長官 伊佐山 建志 殿
【国際特許分類】 H04L 7/48
【発明の名称】 映像再生装置及び再生方法
【請求項の数】 6
【発明者】
【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社
内
【氏名】 大澤 洋二
【発明者】
【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社
内
【氏名】 片山 啓
【特許出願人】
【識別番号】 000002185
【氏名又は名称】 ソニー株式会社
【代表者】 出井 伸之
【代理人】
【識別番号】 100082762
【弁理士】
【氏名又は名称】 杉浦 正知
【電話番号】 03-3980-0339
【手数料の表示】
【予納台帳番号】 043812
【納付金額】 21,000円
【提出物件の目録】
【物件名】 明細書 1

特平10-180926

【物件名】 図面 1

【物件名】 要約書 1

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 映像再生装置及び再生方法

【特許請求の範囲】

【請求項1】 フレーム周波数の異なる複数のデジタル映像信号を再生する映像再生装置において、

入力されたデジタル映像信号のフレーム周波数を識別するフレーム周波数識別手段と、

上記フレーム周波数が異なる複数のデジタル映像信号に対して、上記フレーム周波数の違いを画素数の違いに置き換え、上記フレーム周波数が異なる複数デジタル映像信号を共通のクロック周波数で処理できるように、画素数の変換を行なう画素数変換手段と、

上記画素数変換手段に対して上記共通のクロック周波数を与えるクロック発生手段とを備え、

上記フレーム周波数識別手段の出力に応じて上記画素数変換手段の水平方向の画素数を適宜設定するようにしたことを特徴とする映像再生装置。

【請求項2】 上記画素数変換手段は、上記複数のデジタル映像信号に対する水平方向の画素数の比率が上記複数のデジタル映像信号に対するフレーム周波数の比率の逆数となるように、画素数を変換するようにしたことを特徴とする請求項1に記載の映像再生装置。

【請求項3】 上記デジタル映像信号は、上記映像信号と共に送られてくるコントロールデータを受信してフレーム周波数を識別するようにした請求項1に記載の映像再生装置。

【請求項4】 フレーム周波数の異なる複数のデジタル映像信号を再生する映像再生方法において、

上記デジタル映像信号のフレーム周波数を識別し、

上記フレーム周波数が異なる複数のデジタル映像信号に対して、上記フレーム周波数の違いを画素数の違いに置き換え、上記フレーム周波数が異なる複数デジタル映像信号を共通のクロック周波数で処理できるように、画素数の変換を行ない、

上記識別されたフレーム周波数に応じて水平方向の画素数を適宜設定するよう
にしたことを特徴とする映像再生方法。

【請求項5】 上記複数のディジタル映像信号に対する水平方向の画素数の
比率が上記複数のディジタル映像信号に対するフレーム周波数の比率の逆数がな
るように、画素数を変換するようにしたことを特徴とする請求項4に記載の映像
再生方法。

【請求項6】 上記映像信号と共に送られてくるコントロールデータを受信
してフレーム周波数を識別するようにした請求項4に記載の映像再生方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、特に、ディジタルテレビジョン放送のように、MPEG (Moving Picture Experts Group) 2で符号化された画像データを受信して再生する映像再生装置及び再生方法に関するもので、特に、フレーム周波数の僅かに異なる複数の映像信号に対応できるようにしたものに係わる。

【0002】

【従来の技術】

衛星を使ってディジタル映像信号を放送する衛星ディジタルテレビジョン放送
が開始されている。また、地上波を使ってディジタル映像信号を放送する地上波
ディジタルテレビジョン放送の開発が進められている。ディジタルテレビジョン
放送では、高品位テレビジョン放送や多チャンネル放送、マルチメディア放送等
、種々のサービスを行なうことが期待されている。

【0003】

ディジタルテレビジョン放送では、画像圧縮方式として、例えば、MPEG 2
が用いられる。MPEG 2方式は、動き補償予測符号化とDCT (Discrete Cosine Transform) とにより映像信号を圧縮符号化するもので、MPEG 2方式では、I (Intra) ピクチャと、P (Predictive) ピクチャと、B (Bidirectionally Predictive) ピクチャと呼ばれる3種類の画面が送られる。Iピクチャでは、
同一のフレームの画素を使ってDCT符号化が行なわれる。Pピクチャでは、既

に符号化された I ピクチャ又は P ピクチャを参照して、動き補償予測を用いた D C T 符号化が行なわれる。B ピクチャでは、その前後の I ピクチャ又は P ピクチャを参照して、動き予測を用いた D C T 符号化が行なわれる。

【0004】

このような M P E G 2 方式を用いて伝送されてくるディジタルテレビジョン放送を受信するためのディジタルテレビジョン受像機には、M P E G 2 のデコード回路が備えられている。M P E G 2 のデコード回路は、例えば、図 3 に示すようにして構成できる。

【0005】

図 3 において、入力端子 101 に、M P E G 2 のビットストリームが供給される。このビットストリームは、バッファメモリ 102 に一旦蓄えられる。

【0006】

バッファメモリ 102 の出力が可変長復号化回路 103 に供給される。可変長復号化回路 103 で、マクロブロック単位の復号が行なわれる。可変長復号化回路 103 からは、D C T の係数データと、動きベクトルが出力される。更に、可変長復号化回路 103 からは、映像信号のフレーム周波数を示す各種コントロールデータや、予測モード、量子化スケール等のデータが出力される。

【0007】

(8×8) 画素からなる D C T 係数データは、逆量子化回路 104 に供給される。逆量子化回路 104 の量子化スケールは、可変長復号化回路 103 からの量子化スケール情報に応じて設定される。動きベクトル情報及び予測モード情報は、動き補償回路 107 に供給される。

【0008】

逆量子化回路 104 により、D C T 係数データが逆量子化される。この逆量子化回路 104 の出力が I D C T 回路 105 に供給される。I D C T 回路 105 の出力が加算回路 106 に供給される。加算回路 106 には、動き補償回路 107 の出力が供給される。

【0009】

I ピクチャでは、同一のフレームの画素を使って D C T 符号化が行なわれるた

め、Iピクチャの場合には、IDCT回路105からは、1フレームの画面の画像データが得られる。この画像データが加算回路106、バッファメモリ110を介して、出力端子111から出力される。そして、このときの画像データは、参照画面のデータとして、画像メモリ108に蓄えられる。

【0010】

Pピクチャでは、Iピクチャ又はPピクチャを参照して、動き補償予測を用いたDCT符号化が行なわれる。このため、IDCT回路105からは、参照画面との差分データが出力される。参照画面のデータは、画像メモリ108に蓄えられている。また、動き補償回路107には、可変長復号化回路103から動きベクトルが供給されている。Pピクチャを復号する場合には、画像メモリ108からの参照フレームの画像は、動き補償回路107で動き補償され、加算回路106に供給される。加算回路106で、動き補償された参照画像のデータと、IDCT回路105からの差分データとが加算される。これにより、1フレームの画面のデータが得られる。この画像データがバッファメモリ110を介して出力端子111から出力される。そして、このときの画像データは、参照画面のデータとして、画像メモリ108に蓄えられる。

【0011】

Bピクチャでは、その前後のIピクチャ又はPピクチャを参照して、動き予測を用いたDCT符号化が行なわれている。このため、IDCT回路105からは、前後の参照画面との差分が出力される。この前後の参照画面のデータは、画像メモリ108に蓄えられている。Bピクチャを復号する場合には、画像メモリ108からの前後の参照フレームの画像は、動き補償回路107で動き補償され、加算回路106に供給される。加算回路106で、動き補償された前後の参照画像のデータと、IDCT回路105からの差分データとが加算される。これにより、1フレームの画面のデータが得られる。この画像データがバッファメモリ110を介して出力端子111から出力される。

【0012】

このように、MPEG2方式のデジタル映像信号は、可変長符号回路103、逆量子化回路104、IDCT回路105によりデコードされ、バッファメモ

リ110を介して、出力端子111から出力される。

【0013】

ところで、MPEG2方式のディジタルテレビジョン放送では、フレーム周波数が若干異なる複数の規格の信号が送られてくる可能性がある。このため、従来では、バッファメモリ110に対して2つのクロック発生回路121、122を用意し、受信しているテレビジョン放送のフレーム周波数に応じて、この2つのクロック発生回路121、122を切り換える必要がある。

【0014】

すなわち、現行のNTSC方式をデジタル化する規格として主に用いられている方式には、映像信号の水平画素数を858画素、1フレーム内の走査線数を525本とし、クロック周波数を13.5MHzとした規格がある。この場合、フレーム周波数は、

$$13.5\text{MHz} / (858 \times 525)$$

より求められ、その値は29.97Hzとなる。

【0015】

これに対して、今後新たに規格化される予定のデジタルNTSC方式の規格として、映像信号の水平周波数を825画素、1フレーム内の走査線数を525本、クロック周波数を13.5MHzとした規格がある。この規格では、フレーム周波数は、丁度、30Hzとなる。

【0016】

このように、MPEG2方式のディジタルテレビジョン放送では、フレーム周波数が29.97Hzの規格と、30Hzの規格とがある。したがって、フレーム周波数が29.97Hzのディジタルテレビジョン放送を受信している場合には、フレーム周波数が29.97Hzとなるように、バッファメモリ110からの読み出しを制御し、フレーム周波数が30Hzのディジタルテレビジョン放送を受信している場合には、フレーム周波数が30Hzでバッファメモリ110からの読み出しを制御する必要がある。

【0017】

そこで、従来、2つのクロック発生回路121及び122を設け、この2つの

クロック発生回路121、122を、受信された映像信号のフレーム周波数に応じて切り換えるようにしている。

【0018】

つまり、図3において、クロック発生回路121の出力がスイッチ回路123の端子123Aに供給される。クロック発生回路122の出力がスイッチ回路123の端子123Bに供給される。クロック発生回路121は、フレーム周波数29.97Hzで映像データが読み出されるように、バッファメモリ110にクロックを与えるためのものである。クロック発生回路122は、フレーム周波数30Hzで映像データが読み出されるように、バッファメモリ110にクロックを与えるためのものである。これらのクロック発生回路121、122は、システムクロック発生回路120からのシステムクロックを基に生成される。スイッチ回路123の出力がバッファ回路110に供給される。

【0019】

可変長復号化回路103の出力中には、映像信号のフレーム周波数を示す各種コントロールデータが含まれている。このコントロールデータがフレーム周波数デコーダ123に供給される。フレーム周波数デコーダ123で、受信している映像信号のフレーム周波数が判断され、このフレーム周波数に応じて、フレーム周波数デコーダ123からスイッチ切り替え信号が発生される。

【0020】

受信している映像信号がフレーム周波数29.97Hzのときには、スイッチ回路123が端子123A側に設定される。このため、バッファメモリ110からは、フレーム周波数29.97Hzで映像データが読み出される。

【0021】

受信している映像信号がフレーム周波数30Hzのときには、スイッチ回路123が端子123B側に設定される。このため、バッファメモリ110からは、フレーム周波数30Hzで映像データが読み出される。

【0022】

【発明が解決しようとする課題】

上述のように、ディジタルテレビジョン放送では、フレーム周波数の僅かに異

なる複数の映像信号が送られてくる可能性があるため、従来では、このフレーム周波数の夫々に対応した複数のクロック発生回路121、122を用意する必要がある。

【0023】

なお、1つの発振回路から、例えば2つのフレーム周波数のクロックを発生させるようにすることも考えられるが、上述のように、必要とされるフレーム周波数は、29.97Hzと30Hzというように、非常に近接した周波数であり、そして、これら2つの周波数の比は(1000/1001)であり、1つの発振回路から2つの周波数に対応するようなクロックを安定して発生させることは非常に困難である。

【0024】

このように、受信する映像信号のフレーム周波数に応じて複数のクロック発生回路を用意すると、回路規模が増大し、コストアップになるという問題が生じる。特に、ディジタルテレビジョン受像機を集積回路化した場合には、発振回路を含むクロック発生回路はデコード回路と同一のチップ上に配設しにくい。このため、複数のクロック発生回路が設けられると、回路規模の増大や、コストアップを招く。

【0025】

したがって、この発明の目的は、フレーム周波数の僅かに異なる複数の映像信号に対して同一のクロックで画像を出力できる映像再生装置及び再生方法を提供することにある。

【0026】

【課題を解決するための手段】

この発明は、フレーム周波数の異なる複数のディジタル映像信号を再生する映像再生装置において、入力されたディジタル映像信号のフレーム周波数を識別するフレーム周波数識別手段と、フレーム周波数が異なる複数のディジタル映像信号に対して、フレーム周波数の違いを画素数の違いに置き換え、フレーム周波数が異なる複数ディジタル映像信号を共通のクロック周波数で処理できるように、画素数の変換を行なう画素数変換手段と、画素数変換手段に対して共通のクロッ

ク周波数を与えるクロック発生手段とを備え、フレーム周波数識別手段の出力に応じて画素数変換手段の水平方向の画素数を適宜設定するようにしたことを特徴とする映像再生装置である。

【0027】

この発明は、フレーム周波数の異なる複数のデジタル映像信号を再生する映像再生方法において、デジタル映像信号のフレーム周波数を識別し、フレーム周波数が異なる複数のデジタル映像信号に対して、フレーム周波数の違いを画素数の違いに置き換え、フレーム周波数が異なる複数デジタル映像信号を共通のクロック周波数で処理できるように、画素数の変換を行ない、識別されたフレーム周波数に応じて水平方向の画素数を適宜設定するようにしたことを特徴とする映像再生方法である。

【0028】

現行NTSC方式の映像信号をデジタル化する規格としては、フレーム周波数が29.97Hzのものと、フレーム周波数が30Hzのものがある。この2種類の画像の構成画素数は、どちらも同一の画素数であり、水平858画素、垂直525本となっている。このように、画素数が同一でフレーム周波数が異なっていた2種類の画像を、フレーム周波数の違いを、画素数の違いに置き換えるようにし、フレーム周波数が同一で画素数が異なる画像に変換すれば、同一のフレーム周波数となり、同一のクロックで処理できる。フレーム周波数の僅かに異なる複数の映像信号に対して同一のクロックで画像を出力できるので、複数のクロック発生回路が不要となり、回路規模の縮小と、コストダウンが図れる。

【0029】

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。図1は、この発明が適用されたMPEG2のデコード回路の一例を示すものである。図1において、入力端子1に、MPEG2のビットストリームが供給される。このビットストリームは、バッファメモリ2に一旦蓄えられる。

【0030】

MPEG2方式では、Iピクチャと、Pピクチャと、Bピクチャと呼ばれる3

種類の画面が送られる。Iピクチャでは、同一のフレームの画素を使ってDCT符号化が行なわれる。Pピクチャでは、既に符号化されたIピクチャ又はPピクチャを参照して、動き補償予測を用いたDCT符号化が行なわれる。Bピクチャでは、その前後のIピクチャ又はPピクチャを参照して、動き予測を用いたDCT符号化が行なわれる。

【0031】

バッファメモリ2の出力が可変長復号化回路3に供給される。可変長復号化回路3で、マクロブロックの符号化情報が復号される。

【0032】

可変長復号化回路3からは、DCTの係数データと、動きベクトルや、予測モード、量子化スケール等のデータが出力される。また、可変長復号化回路3からは、映像信号のフレーム周波数を示す各種コントロールデータが出力される。

【0033】

可変長復号化回路3からの(8×8)画素のDCT係数データは、逆量子化回路4に供給される。逆量子化回路4の量子化スケールは、可変長復号化回路3からの量子化スケール情報に応じて設定される。動きベクトル情報及び予測モード情報は、動き補償回路7に供給される。

【0034】

可変長復号化回路3からのフレーム周波数のデータは、フレーム周波数値デコーダ11で検出される。このフレーム周波数情報が画素数変換回路9に供給される。可変長復号化回路3からの表示画素数情報は、表示画素数デコーダ12で検出される。この表示画素数データが表示クロック発生回路13に供給される。クロック発生回路13は、システムクロック発生回路10からのシステムクロックを基に、クロックを生成する。

【0035】

逆量子化回路4により、DCT係数データが逆量子化される。この逆量子化回路4の出力がIDCT回路5に供給される。IDCT回路5の出力が加算回路6に供給される。加算回路6には、動き補償回路7の出力が供給される。

【0036】

Iピクチャでは、同一のフレームの画素を使ってDCT符号化が行なわれる。このため、Iピクチャの場合には、IDCT回路5からは、1フレームの画面のデータが得られる。この画像データが加算回路6を介して、画素数変換回路9に供給される。また、このときの画像データは、参照画面のデータとして、画像メモリ8に蓄えられる。

【0037】

Pピクチャでは、Iピクチャ又はPピクチャを参照して、動き補償予測を用いたDCT符号化が行なわれる。このため、IDCT回路5からは、参照画面との差分データが出力される。参照画面のデータは、画像メモリ8に蓄えられている。また、動き補償回路7には、可変長復号化回路3から動きベクトルが供給されている。

【0038】

Pピクチャを復号する場合には、画像メモリ8からの参照フレームの画像は、動き補償回路7で動き補償され、加算回路6に供給される。加算回路6で、動き補償された参照画像のデータと、IDCT回路5からの差分データとが加算される。これにより、1フレームの画面のデータが得られる。この画像データは、画素数変換回路9に供給される。また、このときの画像データは、参照画面のデータとして、画像メモリ8に蓄えられる。

【0039】

Bピクチャでは、その前後のIピクチャ又はPピクチャを参照して、動き予測を用いたDCT符号化が行なわれている。このため、IDCT回路5からは、前後の参照画面との差分データが出力される。前後の参照画面のデータは、画像メモリ8に蓄えられている。

【0040】

Bピクチャを復号する場合には、画像メモリ8からの前後の参照フレームの画像は、動き補償回路7で動き補償され、加算回路6に供給される。加算回路6で、動き補償された前後の参照画像のデータと、IDCT回路5からの差分データとが加算される。これにより、1フレームの画面のデータが得られる。この画像

データは、画素数変換回路9に供給される。

【0041】

画素数変換回路9は、画素数が共通でフレーム周波数が異なる複数の画像の映像信号を、フレーム周波数の違いを水平画素数の違いに置き換えることにより同一のクロックで扱えるようにするためのものである。画素数変換回路9には、フレーム周波数値デコーダ11からのフレーム周波数値情報と、表示画素デコーダ12からの表示画素数情報と、表示クロック発生回路13からの表示クロックが供給される。表示クロック発生回路13は、表示画素数デコーダ12からの表示画素数データに応じて、クロックを生成する。システムクロック発生回路10は、各部にクロックを供給している。

【0042】

画素数変換回路9からは、MPEG2のデジタル映像データをデコードしたデジタル映像信号が出力される。このデジタル映像信号が出力端子15から出力される。

【0043】

上述のように、この発明が適用されたMPEG2デコーダでは、画素数変換回路9で、画素数が共通でフレーム周波数が異なる複数の画像の映像信号を、フレーム周波数の違いを水平画素数の違いに置き換えることにより、同一のクロックで扱えるようにしている。このことについて、更に詳述する。

【0044】

現行NTSC方式の映像信号をデジタル化する規格（以下、SDと称する）としては、フレーム周波数が29.97Hzのものと、フレーム周波数が30Hzのものがある。この2種類の画像の構成画素数は、どちらも同一の画素数であり、水平858画素、垂直525本となっている。

【0045】

このように、画素数が同一でフレーム周波数が異なっている2種類の画像を、フレーム周波数の違いを、画素数の違いに置き換えるようにし、フレーム周波数が同一で画素数が異なる画像に変換すれば、同一のクロックで処理できる。

【0046】

つまり、2種類のフレーム周波数の比は、(1000/1001)である。したがって、フレーム周波数が29.97Hzの画像の画素数を1001画素の整数倍に変換し、フレーム周波数が30Hzの画像の画素数を1000画素の整数倍に変換する操作を行なうとすると、同一のクロックで処理できる。

【0047】

例えば、フレーム周波数が29.97Hzの場合には、画素数を858画素から1001画素に変換すると、クロック周波数は、

$$30 \times (1000/1001) \text{ Hz} \times 1001 \text{ 画素} \times 525 \text{ ライン} = 15.7 \text{ MHz}$$

となる。また、フレーム周波数が30Hzの場合の動作クロック周波数は、画素数を858画素から1000画素に変換すると、クロック周波数は、

$$30 \text{ Hz} \times 1000 \text{ 画素} \times 525 \text{ ライン} = 15.75 \text{ MHz}$$

となる。このように、フレーム周波数が29.97Hzの画像の画素数を1001画素に変換し、フレーム周波数が30Hzの画像の画素数を1000画素に変換すると、同一のクロック周波数(15.75MHz)で処理できるようになる

。

【0048】

また、例えば、フレーム周波数が29.97Hzの場合には、画素数を4004画素に変換すると、クロック周波数は、

$$30 \times (1000/1001) \text{ Hz} \times 4004 \text{ 画素} \times 525 \text{ ライン} = 63 \text{ MHz}$$

となる。フレーム周波数が30Hzの場合には画素数を4000画素に変換すると、クロック周波数は、

$$30 \text{ Hz} \times 4000 \text{ 画素} \times 525 \text{ ライン} = 63 \text{ MHz}$$

となる。このように、フレーム周波数が29.97Hzの画像の画素数を4004 (=1001×4)画素に変換し、フレーム周波数が30Hzの画像の画素数を4000 (=1000×4)画素に変換すると、同一のクロック周波数(15.75MHz)で処理できるようになる。

【0049】

なお、上述の例では、SD画像について説明したが、高品位テレビジョン方式（以下、HDと称する）画像の場合も同様に処理できる。

【0050】

HDの場合には、フレーム周波数が29.97Hzのものと、フレーム周波数が30Hzのものがある。この2種類の画像の構成画素数は、どちらも同一の画素数であり、水平2200画素、垂直1125本となっている。

【0051】

2種類のフレーム周波数の比は、(1000/1001)である。したがって、フレーム周波数が29.97Hzの場合には画素数を1001画素の整数倍に変換し、フレーム周波数が30Hzの場合には画素数を1000画素の整数倍に変換する操作をすると、同一のクロックで処理できる。

【0052】

例えば、フレーム周波数が29.97Hzの場合には、画素数を2002画素に変換すると、クロック周波数は、

$$30 \times (1000/1001) \text{ Hz} \times 2002 \text{ 画素} \times 1125 \text{ ライン} = 67.5 \text{ MHz}$$

となる。また、フレーム周波数が30Hzの場合には画素数を2000画素に変換すると、クロック周波数は、

$$30 \text{ Hz} \times 2000 \text{ 画素} \times 1125 \text{ ライン} = 67.5 \text{ MHz}$$

となる。このように、フレーム周波数が29.97Hzの画像の画素数を2002画素に変換し、フレーム周波数が30Hzの画像の画素数を2000画素に変換すると、同一のクロック周波数(67.5MHz)で処理できるようになる。

【0053】

上述のように、SDでは、例えば、フレーム周波数が29.97Hzの場合には画素数を4004画素に変換し、フレーム周波数が30Hzの場合には画素数を4000画素に変換すると、共通のクロック周波数63MHzで処理できる。また、HDでは、例えば、フレーム周波数が29.97Hzの場合には画素数を2002画素に変換し、フレーム周波数が30Hzの場合には画素数を2000

画素に変換すると、共通のクロック周波数67.5MHzで処理できる。この場合、SDを処理するためのクロック周波数である63MHzとHDを処理するためのクロック周波数である67.5MHzとが近接する。このように、SDを処理するときのクロック周波数と、HDを処理するときのクロック周波数が近接すると、後段の処理を行なう際に好都合である。

【0054】

つまり、図1に示したようにしてデコードされたデジタル映像信号は、最終的には、アナログ映像信号に変換されて出力される。このため、出力端子15の後段には、A/Dコンバータと、ローパスフィルタとが配設される。クロック周波数が近接していると、このときのローパスフィルタの特性を、SD場合とHDの場合とで同様に設定することができる。

【0055】

図2は、画素数変換回路9の構成の一例を示すものである。図2において、入力端子21に、デコードされたデジタル映像信号が供給される。クロック入力端子22に、例えば、63MHz又は67.5MHzのクロックが供給される。情報入力端子23に、例えば、SDであるか又はHDであるかの情報が供給される。情報入力端子24には、フレーム周波数が29.97Hzであるか又は30Hzであるかの情報が供給される。

【0056】

入力端子21からのデジタル映像信号は、遅延回路31、32、33の継続接続に供給される。入力端子21及び遅延回路31、32、33の段間の出力は、乗算回路34、35、36、37に夫々供給される。乗算回路34及び35の出力は加算回路38に供給され、乗算回路36の出力及び加算回路38の出力は加算回路39に供給され、加算回路39の出力及び乗算回路37の出力が加算回路40に供給される。乗算回路34～37には、係数発生回路30から表示画素数に応じた係数が発生される。遅延回路31～33、乗算回路34～37、加算回路38～40は、デジタルフィルタを構成している。

【0057】

加算回路40の出力がレジスタ41に供給される。レジスタ41には、端子2

2から、フレーム周波数が異なる複数の映像信号に対して共通のクロック、例えば周波数63MHz又は67.5MHzのクロックが供給される。レジスタ41で、遅延回路31～33、乗算回路34～37、加算回路38～40からなるデジタルフィルタを介されたデジタル映像信号のクロックが、入力端子22からのクロックに乗せ換えられる。

【0058】

レジスタ41の出力は、ブランク付加回路42に供給される。ブランク付加回路42には、表示画素入力端子23からの画素数と、フレーム周波数値入力端子24からのフレーム周波数の値が供給される。ブランク付加回路42は、デジタル映像信号に対して、フレーム周波数が29.97Hzの場合には水平画素数が1001の整数倍となるように、フレーム周波数が30Hzの場合には水平画素数を1000画素の整数倍となるように、ブランクデータを付加するものである。

【0059】

ブランク付加回路42により、例えば、SDでは、フレーム周波数が29.97Hzの場合には画素数を4004画素となるように、フレーム周波数が30Hzの場合には画素数が4000画素となるように、ブランクデータが付加される。また、HDフォーマットでは、例えば、フレーム周波数が29.97Hzの場合には画素数が2002画素となるように、フレーム周波数が30Hzの場合には画素数が2000画素となるように、ブランクデータが付加される。

【0060】

このようにして、画素数変換回路9からは、フレーム周波数に応じて水平画素数が適当に変更され、クロックが一定の映像信号が出力される。これにより、フレーム周波数が29.97Hzと30Hzとで異なる場合にも、同一のクロック周波数のクロックで処理することができるようになる。

【0061】

【発明の効果】

この発明によれば、例えば、画素数が同一でフレーム周波数が異なっている複数の画像を、フレーム周波数の違いを画素数の違いに置き換えるようにしている

。これにより、同一のクロックで処理できる。このように、フレーム周波数の僅かに異なる複数の映像信号に対して同一のクロックで画像を出力できるので、複数のクロック発生回路が不要となり、回路規模の縮小と、コストダウンが図れる。

【図面の簡単な説明】

【図1】

この発明が適用されたエンコーダ回路の一例のブロック図である。

【図2】

この発明が適用されたエンコーダ回路における画素数変換回路の一例のブロック図である。

【図3】


従来のエンコーダ回路の一例のブロック図である。

【符号の説明】


3 . . . 可変長復号化回路, 4 . . . 逆量子化回路, 5 . . . I D C T 回路, 9 . . . 画素数変換回路, 11 . . . フレーム周波数値デコーダ, 12 . . . 表示画素数デコーダ, 13 . . . クロック発生回路

【書類名】 図面


【図1】



【図2】



【図3】



【書類名】 要約書

【要約】

【課題】 MPEG2の復号を行う際に、フレーム周波数の僅かに異なる複数の映像信号に対して同一のクロックで画像を出力できるようにする。

【解決手段】 フレーム周波数が異なる複数のデジタル映像信号に対して、フレーム周波数の違いを画素数の違いに置き換え、フレーム周波数が異なる複数デジタル映像信号を共通のクロック周波数で処理できるように、画素数の変換を行なう画素数変換回路9を設ける。フレーム周波数値デコーダ11によりフレーム周波数を検出し、このフレーム周波数に応じて、画素数変換回路9の水平方向の画素数を適宜設定する。このように、フレーム周波数の違いを、画素数の違いに置き換えるようにし、フレーム周波数が同一で画素数が異なる画像に変換すれば、同一のフレーム周波数となり、同一のクロックで処理できる。

【選択図】 図1

【書類名】 職権訂正データ
【訂正書類】 特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000002185

【住所又は居所】 東京都品川区北品川6丁目7番35号

【氏名又は名称】 ソニー株式会社

【代理人】 申請人

【識別番号】 100082762

【住所又は居所】 東京都豊島区東池袋1-48-10 25山京ビル
420号 杉浦特許事務所

【氏名又は名称】 杉浦 正知

出願人履歴情報

識別番号 [000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社